数字隔离器这几年在工业、光伏、储能和新能源车上的用量涨得很快，但它的测试逻辑跟普通数字芯片并不一样。普通逻辑器件只要管好功能和时序，隔离器除此之外还得管住一层物理屏障，而且这层屏障的品质在产线上很难用一颗一颗全测的方式去保证。

一、先弄清隔离器多出来的那一条测试维度

数字隔离器的内部结构大致分两类，电容耦合和变压器（磁）耦合，早期还有光耦一条路线，现在主流已经是前两者。不管走哪条路线，芯片内部都有一层介质把输入侧和输出侧在电气上彻底断开，两侧各自独立供电、独立接地。信号靠差分调制穿过这层介质，再在另一侧解调还原。

这个结构决定了三件事，也是隔离器测试区别于普通数字 IC 的地方。

第一，电气参数要在两侧电源域分别测量。IDD1 和 IDD2 是两个独立的数，不能合成一个总电流了事。

第二，多了一组纯粹描述那层屏障的参数。耐压、局部放电、爬电距离、绝缘层厚度、隔离电容与隔离电阻，这些量在普通芯片上根本不存在。

第三，也是产线上最麻烦的一点，隔离性能的核心指标（介质耐压、局部放电）都属于高应力测试，做一次就有一次损耗，没法简单地套用「全检」两个字。这一条会在后面第五、六节展开。

二、核心电气与隔离性能测试，DV 必测、产线 FT 必测

这一节分成两块看，先电气后隔离。

静态电流与电源域

两侧分别测待机电流和全速工作电流。隔离器的静态电流往往不低，变压器耦合型因为要维持载波振荡，静态电流能到毫安量级，这一项直接决定它在低功耗场景能不能用。测量时两侧电源要分开供电，地也要分开，否则数据没有意义。

逻辑阈值与输出驱动

逐通道测 VIH、VIL、VOH、VOL，以及输出短路电流。CMOS 工艺的隔离器输出能力跟普通逻辑芯片接近，但两侧工艺批次不同，阈值分布有时会拉开。

传播延迟、脉宽失真与通道偏斜

这是隔离器时序参数的三个核心项。传播延迟（tPLH / tPHL）反映信号穿过介质与调制解调链路的总时延，高速型号典型在十几到几十纳秒。脉宽失真（PWD）是上升沿与下降沿延迟之差，通道偏斜（skew）是同向各通道之间的延迟差。多通道并联使用（比如 SPI 隔离、多路栅极驱动）时，偏斜会直接吃掉时序余量。测量时要注意，这项对测试系统本身的通道一致性非常敏感，探针长度不一致或者走线不等长，测出来的偏斜可能是测试座贡献的。

数据速率与抖动

用 PRBS 码型回环或者眼图来测。看误码率、眼高眼宽、抖动。隔离器的调制方式决定了它在特定码型下的表现，比如长连 0 或者长连 1 时载波可能进入某种稳态，这是需要专门构造测试序列去覆盖的。

使能与默认输出状态

tEN、tDIS 的使能响应时间，以及使能脚悬空或者掉电时输出处于什么状态（默认高、默认低，或者高阻）。这个失效安全状态在很多安全回路里是关键属性，必须逐颗确认。

UVLO 阈值与上电时序

两侧各自的欠压锁定阈值与滞回。两侧上电顺序不同时输出行为是否可预期，这一项在系统调试阶段最容易暴露问题，DV 阶段一定要把两侧上电的四种组合都跑一遍。

CMTI，共模瞬态抗扰度

这是隔离器最有代表性的抗扰指标，单位是 kV/μs，主流型号在 25 到 150 kV/μs 之间。测法是在隔离栅两侧之间施加快速跳变的共模电压，同时观察数据输出有没有误翻转。CMTI 的测试对测试环境的寄生参数极其敏感，长引线带来的寄生电感会让实际施加到芯片上的共模波形比理想波形慢，测出来的数值就会虚高。这也是后面要说测试座的原因之一。

介质耐压

也就是常说的 VISO，按一分钟施加交流有效值来考核，SOIC-16 宽体产品常见规格是 3.75 kVrms 和 5 kVrms 两档，窄体 SOIC-8 通常在 2.5 kVrms 到 3 kVrms。这是隔离能力的上限表征。

局部放电

局部放电比耐压更值得关注，因为它能在绝缘层还没有被击穿的时候先测出内部缺陷。按 IEC 60747-17 的规定，在高于工作电压的倍数下（常见为 VIORM 的 1.2 倍）施加电压，测量放电电荷量，判据通常是小于 5pC。封装内部分层、气泡、爬电通道上的污染，都会在 PD 上先现形，而耐压测试可能还过得去。

浪涌耐压

用 1.2/50μs 标准雷击波形施加，常见规格 6kV 到 10kV。它考核的是短时高能量的耐受能力，跟一分钟耐压考核的不是同一件事。

爬电距离、电气间隙与绝缘层厚度

这三个是几何量，但决定了产品能拿到什么等级的认证。国内产线上 SOIC 和 SOP 经常混着叫，1.27mm 引脚间距是共同点，真正需要区分的是本体宽度。8pin 本体常见 3.9mm 宽，16pin 有窄体和 7.5mm 引脚跨距的宽体两种，宽体的爬电距离差不多是窄体的两倍，能不能做增强绝缘往往就差在这里。绝缘层厚度（DTI）是介质本身的厚度，标准对增强绝缘设有下限，量级在 25μm 附近，靠封装结构而不是靠设计文档保证。

隔离电阻与隔离电容

隔离电阻在 10¹² Ω 量级，隔离电容在 1pF 量级。这两个参数量级很小也很大，测量本身就需要专门的夹具与屏蔽，同时也是判断隔离栅是否完整的间接手段。

认证所需的工作电压参数

VIORM 是长期允许的工作隔离电压，VIOTM 是瞬态过电压峰值。这两个值加上寿命外推曲线，构成隔离器完整的安全数据表。寿命外推靠 TDDB（时间相关介质击穿）模型，在加速电压与加速温度下做多组试验，再外推到 20 年以上的工作寿命。

三、可靠性环境测试，DV 与 PV 做鉴定，产线上只抽样

这一层在产线上一般不做，靠鉴定数据加抽样监控兜底。

高温工作寿命 HTOL

125℃ 下连续工作 1000 小时，两侧同时加电、加信号。这是最基础也最花钱的一项。

温度循环与温度冲击

-55℃ 到 +150℃ 区间，循环 500 到 1000 次。隔离器在这一项上有个特有的失效模式值得单独盯，就是封装分层。绝缘层与模封料之间一旦分层，爬电通道就可能出现，局部放电会明显恶化，而静态电流和功能测试可能完全正常。

高温高湿偏压 H3TRB 与 HAST

85℃ / 85%RH 偏压 1000 小时，或者用 HAST 在 130℃ / 85%RH 下加速。湿热对隔离器的杀伤路径比普通芯片多一条，水汽侵入会在介质表面形成导电通道，隔离电阻下降，耐压衰减。

高压蒸煮 PCT

针对封装吸湿能力的前置考核，一般跟 MSL 等级一起看。

机械应力

振动、机械冲击、跌落。宽体 SOIC 的本体比窄体长，机械应力下的封装应力分布不一样。

隔离专项复测

这一段最容易被漏掉。环境试验做完之后，功能测试通过不代表隔离能力还在。规范的做法是在温循、湿热之后重新做一次局部放电与耐压，同时确认爬电距离没有被封装形变破坏。很多失效案例是功能全过、PD 超标，到了认证阶段才被卡住。

车规产品

还要对着 AEC-Q100 以及相应的 Grade 等级走完，Grade 1 对应 -40℃ 到 +125℃ 环境温度范围。

在产线上的抽样做法

通常是每批次按固定数量取样做耐压与 PD，配合 HTOL 的批次监控。抽样的价值不在于筛出单颗不良，而在于发现工艺漂移，所以样本的选择要覆盖不同封装模具和不同批次，不能只从一个料盒里抓。

四、结构外观与封装检查，产线外观全检加部分电气抽测

隔离器在这一段比普通芯片更值得花时间，因为它的很多关键参数是几何量，几何量只能靠外观和结构检查保证。

引脚共面度

按 IPC-A-610 的要求，共面度误差应控制在 0.1mm 以内。SOP 和 SOIC 都是翼形引脚，共面度不好会直接导致焊接虚接，回流后表现为开路或者间歇性失效。检测方式包括激光三角测量和投影法。

引脚间距、偏移与镀层

1.27mm 间距的容差、引脚相对本体的偏移、镀层厚度与可焊性。镀层偏薄的产品在二次回流后容易氧化。

本体外观

模封毛刺、溢料、气孔、裂纹、异色、崩边。对宽体 SOIC 来说，溢料不只是外观问题，本体侧面的溢料会缩短爬电距离，属于功能性缺陷，判据要按功能项来定而不是按外观项来定。

超声扫描分层检查

属于破坏性或者半破坏性的抽检手段，用来确认绝缘层与模封料之间没有分层。产线上不做，但 PV 鉴定阶段必做。

丝印、方向标识与批次追溯

隔离器的方向性极强，输入侧输出侧装反了整块板子都废，标识不清是产线上人为事故的主要来源之一。

MSL 湿敏等级与回流后检查

按等级要求做干燥包装与开封时限管理，回流后检查分层与裂纹。

产线上的实际配置

外观走 AOI 全检，重点抓引脚共面度和本体侧面溢料，人工复检兜底；电气部分只抽测静态电流与通道功能，作为外观工序的交叉验证。这里有个容易被忽略的效率问题，AOI 的光路如果看不清引脚根部，算法再好也没用，所以这条工序的瓶颈往往在光学方案上。

五、EMC 电磁兼容，DV 阶段摸底，量产准入的硬门槛

EMC 本身不属于电气性能，但拿不到它产品就上不了量产。

CMTI 与 EMC 的关系。CMTI 虽然归在隔离参数里，但它说到底就是一个抗扰指标，考核的是隔离栅在极快共模跳变下的稳定性。EMC 摸底时把 CMTI 一起测一遍，往往比单独做辐射抗扰更能暴露隔离栅的结构问题。

六、量产 FT 终测简化清单，每颗 SOIC / SOP 隔离器都要跑

到了量产阶段，约束就很具体了。SOIC-8 和 SOP-16 都是 1.27mm 间距的翼形引脚封装，抓取和定位比 BGA 容易，但节拍要求更紧，多工位并行几乎是标配。清单的写法是在有限节拍内守住功能与参数的主干。

1、上电与静态电流

两侧分别上电，测 IDD1 与 IDD2 的静态值。两侧上电顺序要做成可控的，先上哪一侧、间隔多少毫秒，都写进程序。这一项同时能把引脚虚焊、探针接触不良筛出来。

2、UVLO 与上电复位

验证两侧欠压锁定阈值落在窗口内，以及上电后输出进入确定状态。用可编程电源做斜坡扫描，比固定电压测一下要可靠得多。

3、通道功能与真值表

逐通道输入高低电平、翻转、使能，检查输出与真值表一致。多通道产品这一步的耗时是大头，通常会做通道并行测试来压缩时间。

4、阈值电平

VIH、VIL 的实测值。这一项对温度相对敏感，如果 FT 在常温下做，就要靠 PV 阶段的分布来确认窗口够不够，不能只按典型值设限。

5、传播延迟、脉宽失真与通道偏斜

三项一起测。这里有个前提条件，测试系统的各通道探针必须等长、走线必须对称，否则测出的偏斜里混着测试座本身的贡献，判据就没法定。多工位测试座尤其要注意这一条，工位之间的差异也应该是等长设计。

6、数据速率回环与误码

用 PRBS 码型跑一段固定长度的数据，统计误码。这一项是功能测试里覆盖率最高的一项，能同时覆盖调制、解调、驱动和均衡链路。

7、输出驱动与短路电流

逐通道测输出电流能力，确认没有因为探针接触电阻导致的假性偏弱。

8、隔离栅筛查

这一项要单独说。一分钟介质耐压和局部放电属于高应力测试，做一次就有一次介质损伤的累积，把它放进每颗全测的清单在工程上是不成立的，标准对生产筛选的条件也有严格限制。实务上的做法是，全测层只做低损伤的筛查，比如隔离电阻与隔离电容的测量，或者按降低电压、缩短时间的条件做栅完整性确认；耐压与 PD 放到批次抽样层去做，抽样数量写进控制计划，抽样结果做 SPC 跟踪。

清单八项跑完，SOIC-8 单通道的机时可以压到一秒上下，16pin 多通道产品要看并行方案。能不能压住，除了程序本身，剩下的一大半在测试座上。

七、测试座：SOIC / SOP 隔离器 FT 的四个硬要求

被测的不只是芯片，还有测试座。隔离器对测试座的要求比普通数字芯片多出几条，这几条不满足，测出来的数据就是错的，而且是那种看起来正常但经不起复现的错。

第一，两侧电源域必须在测试座上物理隔离

隔离器的两侧地是两套独立的参考，测试座如果把两侧的地在内部连通，隔离栅就被旁路了，CMTI 测出的数值虚高，耐压测试更是完全无效。这要求测试座的引脚分组和内层走线按客户定义的分组方案单独排布，不能沿用通用数字芯片座的连通方式。

第二，耐压与 PD 测试要求座体自身扛得住

施加 3.75 kVrms 甚至 5 kVrms 的时候，测试座本身也在承受这个电压。座体材料的相比漏电起痕指数（CTI）不够、或者探针之间的爬电距离不足，先击穿的可能是座子而不是芯片，测出来的就是假数据。耐压测试用的座，跟常温功能测试用的座，往往不是同一个规格。

第三，寄生参数要低且对称

CMTI 和通道偏斜这两项对寄生电容、寄生电感和走线长度差异都非常敏感。信号路径越短、各通道越对称，测出来的数越接近芯片真实性能。这一条也是为什么高频隔离器测试不能随便用长引线飞线的座子。

第四，节拍与寿命

多通道隔离器 FT 的通道数多，多工位并行几乎是必然选择。同时探针是耗材，接触阻抗会随测试次数上升，能单独更换探针、不用整座报废，长期成本差距很明显。

谷易电子在这几个点上有对应的成熟做法。他们的 SOP 系列测试座覆盖 1.27mm 间距的 8pin 与 16pin，包括 SOP8-1.27 适配 4.9×6mm 本体、SOP16-1.27 适配 14.12×10.4mm 本体这些常见规格，接触介质用探针，座体材料是合金配合 PEEK。

针对隔离器的两侧电源域需求，他们的定制座可以按客户定义的分组方案重新排布引脚与走线，这一点在常规标准品上是做不到的。定位方面采用三维扫描建模，配合精密导向槽与限位结构，整体定位精度做到 1μm 量级，对 1.27mm 间距的翼形引脚来说，这个精度余量足以避免压合过程中的引脚变形。

接触件是进口高弹性铍铜探针，表面 5μm 硬金镀层，接触阻抗稳定在 8mΩ 以内。低阻抗在隔离器测试里有两个实际意义，一是静态电流和输出驱动能力的测量不受接触电阻干扰，二是耐压测试时探针上的电压降可以忽略。

信号链路上，谷易电子的座子支持 50Ω 与 100Ω 阻抗匹配，串扰控制在 -35dB 以下，插入损耗在 20GHz 以内不超过 1.5dB，反射系数优于 -18dB。对 100Mbps 级别的数字隔离器来说这个带宽是过剩的，但余量留给的是测量准确性。

结构方案上有几种可选。翻盖式靠弹压式压板，压力偏差控制在 5% 以内，信号路径可以压到 10mm 以内，镀硬金铍铜探针的机械寿命在 30 万次以上，适合研发和中小批量。下压式结构响应快，与 SMEMA 标准产线兼容，每秒可以做两次以上的上下料，是 SOP 这类封装量产测试的常见选择。双扣式用两侧锁扣做双重机械固定，配 CTE 6.5ppm/℃ 的陶瓷基座，在 -55℃ 到 175℃ 的温循和 10 到 2000Hz 的振动条件下结构稳定，适合可靠性测试环节。温度方面常规覆盖 -55℃ 到 +180℃，更高温度可以定制。

多工位与自动化对接方面，谷易电子的测试座支持与 ATE 测试设备和分选机对接，量产节拍可以做到 6 秒每颗以内，误检率控制在 0.1% 以下。座体采用阳极硬化铝合金配合 PEEK，带电防静电处理，定位销做防呆，固定方式用锁螺丝或焊接，维护时拆装方便。普通测试与烧录的寿命在 10 万次量级，标准品有现货，也支持一件定制，常规交期三到五个工作日。

对隔离器产线来说，这些参数的落点很实在，就是三个词，两侧隔离得住、数据复现得了、节拍压得下来。

八、几条给设计与产线的建议

FT 的限值要从 PV 的分布里来

隔离器的很多参数在两侧之间是不对称的，静态电流、阈值、延迟都可能两侧不同。直接拿 DV 的几颗样品取个典型值当限值，产线第一天就会报警。上产线前先跑一遍 PV，把两侧参数各自的分布摸出来，再按分布定限值。

隔离参数的抽测计划要写进控制计划

全测层不做耐压和 PD，不等于产线就不管隔离。抽样数量、抽样频次、样本如何覆盖不同模具与批次，这些要作为控制计划的一部分固定下来，并且跟 HTOL 的批次监控联动。

测试座要进维护体系

接触阻抗会随测试次数缓慢上升，这个趋势是渐进的，等到不良反应出现往往已经影响了一批数据。把每个工位的接触阻抗按周画成趋势图，看到某个工位开始偏，就提前换探针。谷易电子的探针可以单独更换，这件事的成本很低，做与不做差距很大。

数字隔离器的测试有一半是常规数字芯片的那套东西，功能、阈值、时序、功耗，另一半是关于那层介质的，耐压、局部放电、爬电距离、寿命。前一半可以在产线上逐颗跑完，后一半只能靠鉴定数据加抽样监控来守。把这两半分开处理，产线的节拍和产品的安全数据就都能站得住。而连接这两半的，是芯片和测试设备之间那个容易被忽略的部件，测试座。